مشخصات مقاله:
عنوان فارسی مقاله:
پشتیبانی معماری و مقایسه سه مدل پایداری حافظه در سیستم های بر پایه NoC
عنوان انگلیسی مقاله:
Architecture Support and Comparison of Three Memory Consistency Models in NoC based Systems
کلمات کلیدی مقاله:
پایداری حافظه، پایداری رهاسازی، مقیاس پذیری، حافظه مشترک توزیع شده، شبکه روی چیپ
مناسب برای رشته های دانشگاهی زیر:
مهندسی کامپیوتر
مناسب برای گرایش های دانشگاهی زیر:
معماری سیستم های کامپیوتری و سخت افزار
وضعیت مقاله انگلیسی و ترجمه:
مقاله انگلیسی را میتوانید به صورت رایگان با فرمت PDF از باکس زیر دانلود نمایید. ترجمه این مقاله با فرمت WORD – DOC آماده خریداری و دانلود آنی میباشد.
فهرست مطالب:
چکیده
1- مقدمه
2- کارهای مربوطه
الف) پایداری حافظه در سیستم‌های DSM ریزپردازنده
ب) پایداری حافظه در سیستم های چندهسته‌ای بر پایه‌ی NoC
3- مدل‌های TSO، PSO و RC
الف) مدل TSO
ب) مدل PSO
پ) مدل RC
4- پلتفورم McNoC بر پایه DSM
5- ادراک مدل‌های TSO، PSO و RC
الف) مدل TSO
ب) مدل PSO
پ) مدل RC
6- آزمایش‌ها و نتایج
الف) هزینه‌های پیاده‌سازی سخت‌افزاری
ب) شرایط تجربی
پ) آزمایش‌ها با حجم‌های کار سنتزی
ت) نتایج و بحث
ث) حجم‌های کار کاربردی
1) ضرب ماتریسی
2) جستجوی الگو
3) شمارش بیت/آنالیز داده
7- نتیجه‌گیری
قسمتی از مقاله انگلیسی و ترجمه آن:
I. INTRODUCTION
The parallelization of computation, communication and memory architecture has to be matched [1]. The full potential can be harvested with Distributed Shared Memory (DSM) onchip by exploiting the distributed nature of Network-on-Chip (NoC) based systems. Since shared memory operations can be reordered in the network, the DSM systems may show unexpected behavior. A memory consistency model defines the execution order of the shared memory operations for the expected behavior of the DSM systems [2]. The strict Sequential Consistency (SC) model [3] does not take advantage of potential performance benefits in the DSM systems. As a result, several relaxed consistency models [2][4][9][11] emerged to exploit the system optimizations by relaxing the ordering constraints on the shared memory operations.
1- مقدمه
موازی‌سازی محاسبه ، ارتباط و معماری حافظه باید همسان‌سازی شوند [1]. بیشترین پتانسیل با حافظه‌ی مشترک توزیع‌شده (DSM) روی چیپ با بهره‌برداری از طبیعت توزیع‌شده‌ی سیستم‌های بر پایه‌ی شبکه روی چیپ (NoC) حاصل می‌شود. از آنجایی که عملیات حافظه‌ی مشترک می‌توانند در شبکه بازآرایی شوند، سیستم‌های DSM ممکن است رفتار غیر قابل انتظاری نشان دهند. یک مدل پایداری حافظه ترتیب اجرای عملیات حافظه‌ی مشترک را برای رفتار قابل انتظار سیستم‌های DSM تعریف می‌کند [2]. مدل صریح پایداری پیاپی (SC) [3] از مزایای عملکردی بالقوه در سیستم‌های DSM بهره نمی‌گیرد. در نتیجه، چندین مدل پایداری «آزاد» [2، 4، 9، 11] به میان آمدند تا به وسیله‌ی آزادسازی محدودیت‌های آرایش اعمال‌شده روی عملیات مشترک حافظه، از بهینه‌سازی‌های سیستم بهره‌برداری کنند.