مشخصات مقاله:
عنوان فارسی مقاله:
الگوریتم مسیریابی تعدیل یافته مبتنی بر ربع صفحه برای ساختار شبکه تراشه سه بعدی تورز
عنوان انگلیسی مقاله:
Modified quadrant-based routing algorithm for 3D Torus Network-on-Chip architecture
کلمات کلیدی مقاله:
شبکه تراشه سه بعدی، مکان یابی شبکه، تورز سه بعدی
مناسب برای رشته های دانشگاهی زیر:
مهندسی برق و کامپیوتر
مناسب برای گرایش های دانشگاهی زیر:
مهندسی الگوریتم ها و محاسبات، معماری سیستم های کامپیوتری، مهندسی الکترونیک و مدارهای مجتمع الکترونیک
وضعیت مقاله انگلیسی و ترجمه:
مقاله انگلیسی را میتوانید به صورت رایگان با فرمت PDF از باکس زیر دانلود نمایید. ترجمه این مقاله با فرمت WORD – DOC آماده خریداری و دانلود آنی میباشد.
فهرست مطالب:
خلاصه
مقدمه
الگوریتم مسیریابی شبکه تراشه ای 3 بعدی مطرح شده
الگوریتم مبتنی بر ربع
الگوریتم پیشنهادی
الگوریتم تعدیل یافته متکی بر ربع صفحه
پیاده سازی
نتیجه گیری و آثار آتی
قسمتی از مقاله انگلیسی و ترجمه آن:
Implementation
The proposed algorithm is written in Verilog Register Transfer Logic (RTL). The circuit designed for the algorithm takes input as the network size, input node and destination node give results as the path to be taken for the packet to reach destination. The synthesis of the proposed algorithm is achieved on the Xilinx Virtex-5 XC5VLX110 T FPGA kit, manufactured by DIGILENT. It is found that the proposed algorithm for 4 × 4 × 3 Torus architecture produce better performance as compared to XYZ algorithm and quadrant-based algorithm as shown in Table 1.
پیاده سازی
الگوریتم مطرح شده در منطق انتقال ثبت وریلوگ نوشته می شود. مدار طراحی شده برای این الگوریتم ورودی را به عنوان اندازه شبکه، گره ورودی و گره مقصد گرفته و نتایج را به عنوان مسیر اتخاذی برای بسته تا رسیدن به مقصد به دست می دهد. ترکیب الگوریتم مطرح شده در ابزار ویرتکس -5 به دست می آید که با دیجیل نت تولید می شود. پی برده شده که الگوریتم پیشنهادی برای ساختار تورز 4×4×3عملکرد بهتری در مقایسه با الگوریتم XYZ و الگوریتم مبتنی بر ربع صفحه به دست می دهد که در جدول 1 نشان داده شده است.