مشخصات مقاله:
عنوان فارسی مقاله:
توان و طراحی کارآمد مساحت مسیریاب شبکه بر روی تراشه از طریق استفاده از بافرهای بیکار
عنوان انگلیسی مقاله:
Power and Area Efficient Design of Network-on-Chip Router Through Utilization of Idle Buffers
مناسب برای رشته های دانشگاهی زیر:
مهندسی کامپیوتر و فناوری اطلاعات
مناسب برای گرایش های دانشگاهی زیر:
شبکه های کامپیوتری و معماری سیستم های کامپیوتری
وضعیت مقاله انگلیسی و ترجمه:
مقاله انگلیسی را میتوانید به صورت رایگان با فرمت PDF از باکس زیر دانلود نمایید. ترجمه این مقاله با فرمت WORD – DOC آماده خریداری و دانلود آنی میباشد.
فهرست مطالب:
چکیده
1 مقدمه
کار مرتبط
2 انگیزه
3 معماری پیشنهادی مسیریاب
3.1 نوع بسته
3.2 کنترل کننده ورودی و تخصیص بافر
3.3 کنترل کننده خروجی و الگوریتم مسیریابی
3.4 مقایسه با معماری های موجود
3.5 پیاده سازی
4 نتایج تجربی
5 بررسی
6 نتیجه گیری ها
کار آینده
قسمتی از مقاله انگلیسی و ترجمه آن:
1 Introduction
Ever-increasing requirements on electronic systems are one of the key factors for evolution of the integrated circuit technology. Multiprocessing is the solution to meet the requirements of upcoming applications. Multiprocessing over heterogeneous functional units require efficient onchip communication [11]. Network-on-Chip (NoC) is a general purpose on-chip communication concept that offers high throughput, which is the basic requirement to deal with complexity of modern systems. All links in NoC can be simultaneously used for data transmission, which provides a high level of parallelism and makes it attractive to replace the typical communication architectures like shared buses or point-to-point dedicated wires. Apart from throughput, NoC platform is scalable and has the potential to to keep up with the pace of technology advances [2]. But all these enhancements come at the expense of area and power. In the RAW multiprocessor system, interconnection network consumes 36% of the total chip power [20].
1 مقدمه
الزامات روزافزون در سیستم های الکترونیکی، یکی از عوامل کلیدی برای تکامل تکنولوژی مدار مجتمع می باشد. چند پردازشی، راه حلی برای برآورده سازی الزامات برنامه های کاربردی آینده است . چند پردازشی برای واحدهای عملیاتی ناهمگن نیاز به ارتباطات کارآمد روی تراشه دارد ] 11 [. شبکه بر روی تراشه (NOC) یک هدف کلی برای مفهوم ارتباطات بر روی تراشه است که توان عملیاتی بالا را ارائه می دهد که نیاز اساسی برای مقابله با پیچیدگی سیستم های مدرن است. تمامی لینک ها در NoC می توانند به طور همزمان برای انتقال داده ها استفاده شوند که سطح بالایی از موازی سازی را فراهم می کند و جایگزینی معماری ارتباطی مانند باس های به اشتراک گذاشته و یا سیم اختصاص داده شده نقطه به نقطه را به موردی جذاب تبدیل نموده است. به غیر از توان عملیاتی، پلت فرم NoC مقیاس پذیر است و پتانسیل حفظ سرعت پیشرفت های فن آوری را دارد ] 2 . [اما همه این پیشرفت ها روی مساحت و توان تاثیر می گذارد. در سیستم چندپردازنده RAW ، شبکه اتصال 36 ٪ از توان تراشه ها را مصرف می کند [ 20 ] .