مقاله ترجمه شده درباره DFTS: یک زمانبندی مقاوم در برابر تحمل خطای دینامیکی برای تکالیف زمان حقیقی در پردازنده های چند هسته ای – سال 2014
مشخصات مقاله:
عنوان فارسی مقاله:
DFTS: یک زمانبندی مقاوم در برابر تحمل خطای دینامیکی برای تکالیف زمان حقیقی در پردازنده های چند هسته ای
عنوان انگلیسی مقاله:
DFTS: A dynamic fault-tolerant scheduling for real-time tasks in multicore processors
کلمات کلیدی مقاله:
سیستم های زمان حقیقی، زمانبندی دینامیک، تحمل خطا (نقص، خرابی)، پردازنده های چند هسته ای
مناسب برای رشته های دانشگاهی زیر:
مهندسی کامپیوتر
مناسب برای گرایش های دانشگاهی زیر:
معماری سیستم های کامپیوتری، سخت افزار و رایانش ابری
وضعیت مقاله انگلیسی و ترجمه:
مقاله انگلیسی را میتوانید به صورت رایگان با فرمت PDF از باکس زیر دانلود نمایید. ترجمه این مقاله با فرمت WORD – DOC آماده خریداری و دانلود آنی میباشد.
فهرست مطالب:
چکیده
1.مقدمه
2. مدل سیستم
2.1 مدل سخت افزاری
2.2 مدل خطا
2.3 کشف خطا
3. زمانبندی تکلیف در پردازنده های چند هسته ای
3.1 زمانبندی دینامیک در روش ارائه شده
3.2 زمانبندی EDF غیر انحصاری
4. سیاست ها تحمل خطا در سیستم های زمان حقیقی
4.1 بهینه سازی نقطه مقابله
4.3 تکرار سخت افزار
5. زمانبندی مقاوم در برابر خطا دینامیک
5.1 تعیین سیاست با استفاده از بهره برداری از تکلیف
5.2 نمونه انگیزشی
5.3 زمانبندی مقاوم به خطای بر اساس وضع حیاتی تکلیف
6. نتایج آزمایشگاهی
7. نتیجه گیری ها و کارهای آینده
قسمتی از مقاله انگلیسی و ترجمه آن:
1. Introduction
Real-time systems have been extensively used in many human applications like sensor networks, satellites, unmanned vehicles, and personal mobile equipment [1]. Time constraints, energy effi- ciency, and throughput are emerged as important criteria in the design process of such systems [1,2]. Multicore architectures, which integrate several processing units (known as cores) into a single chip, play an important role in the development of real-time systems [1,2]. The reason is that multicore architectures present several advantages compared to single core architectures such as: (1) higher throughput with the same clock frequency [1], (2) linearity of power consumption over the throughput for multicore architectures [1], (3) efficient utilization of processor cores [3], and (4) high performance per cost [4]. ARM MPCore [5] and IBM Cell [6] are two examples of synthesizable multicore processors employed in the real-time embedded applications [7].
1.مقدمه
سیستم های زمانی حقیقی به طور گسترده ای در بسیاری از اپلیکیشن های انسانی به کار رفته اند همانند شبکه های سنسور،ماهواره ها، وسایل نقلیه بدون سرنشین و تجهیزات موبایل شخصی [1].محدودیت های زمانی، کارامدی انرژی و بازده به صورت معیار مهمی در فرایند طراحی چنین سیستم هایی پدید می آید [1،2].
معماری های چند هسته ای که واحدهای پردازش متعدد را (به صورت هسته ها) به یک چیپ تکی ادغام میکنند، نقش مهمی را در توسعه سیستم های زمان حقیقی ایفا می کنند.دلیل اینکه معماری های چند هسته ای مزایای متعددی را در مقایسه با معماری های تک هسته ای ارائه میدهند عبارتند از: 1) بازده بالاتر با همان فرکانس ساعت2)خطی بودن مصرف قدرت بر روی بازده برای معماری های چند هسته ای 3) مصرف کارامد هسته های پردازنده [3]و 4) کارایی بالا به ازای هزینه [4]. ARM MPCore [5] و IBM Cell [6] دو نمونه از پردازنده های چند هسته ای قابل ترکیب هستند که در اپلیکیشن های تعبیه شده زمان حقیقی به کار رفته اند [7].
