ترجمه مقاله اجرای مدل TFET SPICE برای تحلیل مدارهای فوق کم توان – سال 2016
مشخصات مقاله:
عنوان فارسی مقاله:
اجرای مدل TFET SPICE برای تحلیل مدارهای فوق کم توان
عنوان انگلیسی مقاله:
Implementation of TFET SPICE Model for Ultra-Low Power Circuit Analysis
کلمات کلیدی مقاله:
SPICE، مدل سازی دستگاه های نیمه رسانا، ترانزیستور های اثر میدان
مناسب برای رشته های دانشگاهی زیر:
مهندسی برق
مناسب برای گرایش های دانشگاهی زیر:
سیستم های قدرت، مدارهای مجتمع پیچیده، مهندسی الکترونیک
وضعیت مقاله انگلیسی و ترجمه:
مقاله انگلیسی را میتوانید به صورت رایگان با فرمت PDF از باکس زیر دانلود نمایید. ترجمه این مقاله با فرمت WORD – DOC آماده خریداری و دانلود آنی میباشد.
فهرست مطالب:
چکیده
1. مقدمه
2. مدل سازی دستگاه
الف) مدل MOSFET
ب) مدل سازی های TFET
3. ارزیابی مدل
4. جمع بندی
قسمتی از مقاله انگلیسی و ترجمه آن:
I. INTRODUCTION
Tunneling field effect transistors (TFETs) are promising device structures for an ultra-low power circuits application [1]–[3]. The tunneling p-n junction in the gate-tosource overlap region leads to the steep subthreshold swing (S.S.) less than 60mV/decade [4]–[6]. Since the fabrication processes of Silicon (Si)-TFETs are compatible with conventional MOSFETs [7], it is expected to be the post Si-CMOS devices for low power technology. However, the circuit characteristics have not been understood yet, because the device structures and the operations of TFETs are different from that of MOSFETs [8]. Therefore, there are still some problems to be solved for the circuit design with TFETs, such as an interactive operation of the pass gate in SRAM [9], a correlation between the circuit operations and the device characteristics such as S.S and the threshold voltage (Vth), the body effect for staked circuits, and the variability in low voltage regime. In order to analyze the circuit performance using TFETs, few analytical models had been proposed [10]–[12]. In most published works, the on/off state of TFETs, which is dominated by the tunneling phenomenon, had been focused. In this work, we propose a TFETs compact model, which combines BSIM4 [13], that operates in every voltage region in order to apply it to the various circuit simulations with large number of transistors. Model parameters are extracted for a conventional TFETs structure by comparing with in-house 2D TCAD simulation results. Verilog-A description [14] for our proposed model are implemented in the circuit simulator in order to verify the usability of our model.
1. مقدمه
ترانزیستور های اثر میدان تونلی (TFET ها) در ساختار دستگاه ها برای مدار های فوق کم توان بسیار مفید میباشند. اتصال های تونلی p-n در ناحیه ی هم پوشانی گیت به سورس موجب نوسان های شدید زیر آستانه (S.S.) با کمتر از 60mV در هر ده دوره ، میشود. به دلیل روند ساخت سیلیکن (Si)- TFET ها با MOSFET های متداول کاملا سازگار هستند و انتظار میرود که از این ترانزیستور ها در دستگاه های کم توان Si-CMOS استفاده کرد. اما، مشخصات مدار با استفاده از این قطعات هنوز به صورت کامل درک نشده است زیرا ساختار ها و عملیات TFET ها نسبت به MOSFET های متفاوت میباشد. ازین رو، هنوز مشکلات مختلفی در مورد طراحی مدار های TFET مورد بررسی قرار گیرد، مانند عملیات های تعاملی گیت عبوری در SRAM ها ، همبستگی بین عملیات مدار و مشخصه های دستگاه مانند S.S. و ولتاژ آستانه (Vth)، تاثیر بدنه برای مدار های فشرده، و تغییرات در الگو های کم ولتاژ. برای تحلیل کردن عملکرد مدار با استفاده از TFET ها ، مدل های تحلیل مختلف در این زمینه ارائه شده است. در کار های مرتبط، وضعیت روشن/ خاموش TFET ها، که تحت تاثیر پدیده ی تونلی میباشد، مورد بررسی قرار گرفته است. در این کار، ما یک مدل فشرده ی TFET را ارائه میکنیم، که از BSIN4 استفاده میکند که در تمام نواحی ولتاژ فعالیت میکند تا بتواند آن را در شبیه سازی های مختلف مداری با تعداد زیادی از ترانزیستور ها، اعمال کند. پارامتر های مدل برای ساختار های متداول TFET ، با مقایسه ی شبیه سازی های دو بعدی خانگی TCAD ، استخراج شده است. توصیف Verilog-A برای مدل پیشنهاد شده ی ما در شبیه ساز مداری مورد استفاده قرار گرفته است تا کارایی این مدل را ارزیابی کنیم.
