مقاله ترجمه شده درباره الگوریتم های مسیریابی مقاوم در برابر تغییرپذیری برای شبکه بر روی تراشه – سال 2014
مشخصات مقاله:
عنوان فارسی مقاله:
الگوریتم های مسیریابی مقاوم در برابر تغییرپذیری برای شبکه بر روی تراشه
عنوان انگلیسی مقاله:
Variability-tolerant routing algorithms for Networks-on-Chip
کلمات کلیدی مقاله:
شبکه ها بر روی تراشه (NOC)، تغییرات فرآیند، الگوریتم های مسیریابی
مناسب برای رشته های دانشگاهی زیر:
مهندسی کامپیوتر و مهندسی فناوری اطلاعات
مناسب برای گرایش های دانشگاهی زیر:
شبکه های کامپیوتری و مهندسی الگوریتم ها و محاسبات
وضعیت مقاله انگلیسی و ترجمه:
مقاله انگلیسی را میتوانید به صورت رایگان با فرمت PDF از باکس زیر دانلود نمایید. ترجمه این مقاله با فرمت WORD – DOC آماده خریداری و دانلود آنی میباشد.
فهرست مطالب:
چکیده
1 . مقدمه
2. کارهای مرتبط
3. مدل سطح سیستم برای خرابی NoC
3.1. احتمال خرابی لینک NoC
3.2. مطالعه موردی NoC
4. مسیریابی مقاوم در برابر-تغییرپذیری
4.1. مسیریابی XY مقاوم در برابر-تغییرپذیری
4.2. مسیریابی West-First مقاوم در برابر-تغییرپذیری
4.3. مسیریابی Negative-first مقاوم در برابر-تغییرپذیری
4.4. مسیریابی Odd-Even مقاوم در برابر-تغییرپذیری
5. نتایج شبیه سازی
5.1. NoCTweak
5.2. شبیه سازی نرخ های خرابی NoC
5.3. مقایسه پروتکل مسیریابی
5.4. تجزیه و تحلیل سرعت تزریق
5.5. تجزیه و تحلیل اندازه بافر
5.6. مقیاس بندی اندازه مش
5.7. تجزیه و تحلیل گره فناوری
6. نتیجه گیری و کار آینده
قسمتی از مقاله انگلیسی و ترجمه آن:
1. Introduction
Networks-on-Chip (NoC) have appeared as good alternatives to global interconnects because of their optimized electrical properties, such as better performance in terms of power, delay, bandwidth, and scalability, compared to buses and global interconnects. Efficient NoC designs address the issues of performance, silicon area consumption, power/energy efficiency, reliability, and variability. These issues are the fundamental design drivers for an efficient NoC design [1]. The inability to precisely control the manufacturing process might result in unpredictable behavior of both device and wire, which in turn causes performance and power variations as well as an error-prone behavior. This becomes particularly important for modern fabrication technologies with feature sizes smaller than 65 nm. The reasons for higher variation effects at smaller feature sizes can be summarized as follows: 1. The process-resulting variations become comparable to the full length or width of the device. 2. The feature size approaches the fundamental dimensions, such as the size of atoms and the wave-length of the light, which are used for patterning lithography masks.
1 . مقدمه
شبکه ها-بر روی-تراشه (NOC)، به دلیل خواص الکتریکی بهینه سازی شده آنها مانند عملکرد بهتر از لحاظ قدرت، تاخیر، پهنای باند، و مقیاس پذیری، در مقایسه با باس ها و اتصالات سراسری، به عنوان جایگزین های خوبی برای اتصالات سراسری ظهور یافته اند. در طرح های کارآمد NoC، به مسائل مربوط به عملکرد، مصرف منطقه سیلیکون، بازده قدرت / انرژی، قابلیت اطمینان، و تغییرپذیری رسیدگی شده است. این مسائل، جنبه های طراحی اساسی برای یک طراحی کارآمد NoC هستند[1].
ناتوانی در کنترل دقیق فرایند تولید ممکن است به رفتار غیر قابل پیش بینی دستگاه و سیم منجر شود و به نوبه خود باعث تغییرات در عملکرد و توان و همچنین یک رفتار مستعد- به خطا شود. این مقوله به طور خاص برای فن آوری های ساخت مدرن با اندازه های کوچکتر از 65 نانومتر مهم است. دلایل اثرات تغییرپذیری بالاتر در اندازه کوچکتر را می توان به شرح زیر خلاصه نمود:
1 . تغییرات حاصل از-فرایند با طول و یا عرض کامل دستگاه قابل مقایسه می شود.
2 . اندازه یک ویژگی به ابعاد پایه میل می کند: مانند اندازه اتم ها و طول موج نور، که برای ماسک های لیتوگرافی الگودهی استفاده می شوند.
